QUI SOMMES-NOUS ?

Situé sur le campus de l’École polytechnique, au cœur du pôle scientifique et technologique d’envergure mondiale de Paris-Saclay, à Palaiseau, Thales Research & Technology (TRT) France constitue le centre de recherche et technologies français du Groupe Thales, au service des activités mondiales de Thales. Grâce à une politique de partenariat proactive avec le monde académique et un réseau international d’entreprises innovantes, le rôle des équipes de Thales Research & Technology est de proposer aux différentes entités opérationnelles du groupe Thales des innovations de rupture qui seront aussi des différenciateurs techniques ; de maintenir et d’accroître l’avance technologique de ces solutions mais aussi d’en assurer la compétitivité. Les activités de TRT France se situent aussi bien dans le domaine Hardware (Electronique, Optronique, Radiofréquences, semi-conducteurs, science des matériaux etc.), qu’en Algorithmie et Software (Intelligence Artificielle, Big Data, Cybersécurité, Aide à la décision, Optimisation etc.) et en Systèmes (conception architecturale, processus et outils). Thales Research & Technology rassemble plus de 250 ingénieurs de recherche, une 30aine de doctorants ainsi que chaque année, plus d’une soixantaine de stagiaires et de nombreux coopérants. Rejoignez l’aventure !

Dans le Groupe de Recherche Sciences et Techniques de l’Information (STI), le laboratoire de Calcul Haute Performance (LCHP) est un laboratoire de recherche du groupe Thales qui a pour mission principale de fournir aux entités du Groupe une expertise et des innovations dans le domaine du calcul embarqué haute performance.

Le Groupe de Recherche Sciences et Techniques de l’Information de Thales Research & Technology recherche un :

Doctorant en Conception FPGA pour l'IA embarquée (H/F) sur une thèse intitulée « Conception d'une architecture FPGA pour les réseaux de neurones Transformer »

Basé à Palaiseau (91)

QUI ETES-VOUS ?

• Vous êtes diplômé d’une grande école d’ingénieur ou d’une formation équivalente (Bac+5) spécialisée dans les architectures de calcul, en systèmes embarqués ou en électronique numérique ?

• Votre formation vous a permis d’acquérir les compétences suivantes :

  • Architectures de calcul et architectures microprocesseur.

  • Techniques d’optimisation algorithmiques (e.g. pipelining, parallélisation, vectorisation).

  • Implémentation pour environnement embarqué (microcontrôleur et/ou FPGA).

  • Développement et simulation FPGA en VHDL, (System)Verilog ou autre

• Vous êtes de nature curieuse et vous vous intéressez aux dernières innovations et avancées technologiques dans le domaine du calcul haute performance ?

• Vous aimez le travail en équipe et savez faire preuve d’une bonne autonomie ?

• Enfin, vous avez un excellent niveau d’anglais vous permettant de travailler dans un contexte international ?

Les compétences suivantes pourraient également être un plus :

• Programmation logicielle en C/C++, Python…

• Connaissances en réseaux de neurones convolutionnels (CNN) ou Transformers

Vous vous reconnaissez ? Alors découvrez votre future thèse !

CE QUE NOUS POUVONS ACCOMPLIR ENSEMBLE :

Récemment, un nouveau type de réseaux de neurones nommé « Transformer » a révolutionné les applications de traitement de langage naturel. Ce sont ces réseaux que l’on retrouve au cœur de BERT, GPT. Depuis, plusieurs travaux ont permis d’adapter ces réseaux aux données issues de capteurs optiques, de radars ou de LiDAR, là aussi avec un gain en performance significatif par rapport à l’état de l’art et les réseaux convolutifs.

Une des difficultés d’exploitation de ces réseaux Transformer est l’absence d’accélérateurs dédiés : l’accélération se fait principalement via GPU, ce qui limite leurs utilisations dans des environnements embarqués (e.g. drones, capteurs intelligents, objets connectés, …). Or, les FPGA représentent des solutions intéressantes pour accélérer les applications embarquées à fortes contraintes temporelles et énergétiques, ceci grâce à leurs nombreux atouts (e.g. composants reconfigurables, rapport performance/consommation, faible latence, …).

L’objectif de cette thèse est de poser les bases d’un accélérateur FPGA innovant pour réseaux de neurones Transformers, ce qui permettrait d’intégrer ces réseaux dans une multitude d’applications embarquées, permettant de nouvelles utilisations des Transformers dans des domaines variés comme les télécommunications, l’aéronautique ou le spatiale.

Déroulement de la thèse

Au cours des trois années de thèse, vos activités de recherche se répartiront, entre le laboratoire Lab-STICC (Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance) de l’ENSTA Bretagne à Brest et le site de Thales Research & Technology à Palaiseau.

Votre thèse se déroulera en quatre étapes principales :

• 1ère étape : étude bibliographique des réseaux Transformers et de l’accélération neuronale sur FPGA ; prise en main des moyens de développement et de simulation nécessaires pour la thèse (carte électronique, logiciels, langages de développement, …).

• 2ème étape : analyse détaillée de la topologie d’un réseau Transformer et identification des points durs pour leur accélération sur FPGA (e.g. opérations mathématiques complexes ou non adaptées aux FPGA, contraintes mémoires, dépendances des données).

• 3ème étape : optimisation des opérations et proposition d’une architecture de calcul FPGA scalable et flexible pour l’accélération des calculs d’un Transformer.

• 4ème étape : implémentation et évaluation de l’architecture proposée selon plusieurs critères (précision numérique, précision d’inférence, temps de calcul, ressources logiques, consommation énergétique).

• 5ème étape : synthèse de l’expérience accumulée dans le cadre de l’étude pour poser les bases d’une accélérateur FPGA dédié aux Transformers.

Innovation, passion, ambition : rejoignez Thales et créez le monde de demain, dès aujourd’hui.