Au sein de l’équipe de design Hardware de Secure-IC, dans le contexte de projets client et Roadmap, vos missions seront les suivantes : 

• Configurer les différents Process Design Kits provenant de fondeurs multiples (TSMC, GF, ST , ..) sur les stations de travail ;

• Exécuter/Maintenir le flot de synthèse logique, de placement routage, des différentes phases additionnelles du flot de conception ASIC ;

• Participer à consolider les flots actuels de composants d’IP dont le comportement dépend des propriétés du process ASIC ;

• Développer et améliorer le flot de conception (RTL2GDS) ;

• Dans un contexte de réalisation de testchip, participer à la définition des contraintes physiques du chip (PADs, anticipation des contraintes de packaging, timing contraints, composants externes), participer à la définition des interfaces de communications, et de l’instrumentation permettant l’analyse ;

• Écrire les scripts pour automatiser le flot (Tcl, Python, Bash, Makefile).

• Issu(e) d’une formation Bac + 5 en électronique/micro-électronique ou équivalent ;

• Vous avez 3 ans d’expérience au minimum sur un poste similaire ;

• Pour rejoindre notre environnement multiculturel, vous parlez couramment anglais ;

• Connaissance et expérience professionnelle antérieure en design FPGA/ASIC ;

• Connaissance du flot de back-end (synthèse, placement routage) ;

• Connaissance des outils de conception orientés ASIC de chez Cadence (RC/Genus/Encounter/Innovus) ou bien Synopsys (DC/ICC2) ;

• Connaissance d’un outil de gestion des révisions de fichiers est un plus (Git ).

Secure-IC s’engage pour l’égalité des chances et la diversité. Nos postes sont donc ouverts aux personnes en situation de handicap. Seules les compétences et la motivation font la différence.