Ingénieure/Ingénieur R&D ASIC

Rejoignez notre équipe en tant qu'Ingénieur R&D ASIC. Vous serez responsable de la définition et de la spécification d'architectures d'ASIC, de la modélisation en RTL, de la vérification de la modélisation, de l'implémentation et de la simulation du Design For Test, ainsi que du design physique du circuit. Vous bénéficierez d'un accord de télétravail, d'opportunités d'apprentissage continu et d'avantages groupe.

Résumé suggéré par Welcome to the Jungle

Résumé du poste
CDI
Paris
Salaire : Non spécifié
Expérience : > 5 ans
Éducation : Bac +5 / Master
Compétences & expertises
C++
ARM
Missions clés

Définir et spécifier des architectures d’ASIC, en mettant l'accent sur la fonctionnalité et la testabilité.

Modéliser en RTL (VHDL, Verilog) et vérifier la modélisation dans un environnement ASIC.

Implémenter et simuler le Design For Test (DFT, ATPG) et réaliser le design physique du circuit jusqu’au GDSII.

Postuler

Capgemini
Capgemini

Cette offre vous tente ?

Postuler
Questions et réponses sur l'offre

Le poste

Descriptif du poste

 

L'objectif est de développer nos compétences pointues en semi-conducteur en Europe, afin de répondre aux besoins de nos clients mondiaux sur des nœuds technologiques à l’état de l’art (3nm, 18A).  

Vos missions principales seront les suivantes :  

  • Définition et spécification d'architectures d’ASIC (Fonctionnelle et Testabilité) 

  • Modélisation en RTL (VHDL, Verilog) avec une emphase sur la conception de modules ASIC. 

  • Vérification de la modélisation dans un environnement ASIC (UVM, …) 

  • Implémentation & simulation du Design For Test (DFT, ATPG) 

  • Design physique du circuit jusqu’au GDSII (Synthèse, Placement,Routage, DRC, LVS) 

 

 


Profil recherché

Description du profil :

  • Vous avez une expérience sur des ASICs, MPU, MCU ou des FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C …) 
  • Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM) 
  • Conception de module RTL (IP) et intégration-création de Top 
  • Vérification virtuelle de modules et d’ASIC Top (RTL & timings – C, C++, UVM) 
  • Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG 

 



Nous proposons :

3 raisons de nous rejoindre :

Qualité de vie au travail : accord de télétravail en France et à l’international, accord sur l’égalité professionnelle, la parentalité, l’équilibre des temps et la mobilité durable.

Apprentissage en continu : certifications et formations en libre accès, accompagnement sur mesure avec votre people manager, parcours d’intégration sur 9 mois.

Avantages groupe & CSE : plan actionnariat, tarif préférentiels, remboursement partiel vacances, remboursement de votre abonnement sportif ou culturel.

Envie d’en savoir plus ?

D’autres offres vous correspondent !

Ces entreprises recrutent aussi au poste de “Ingénierie R&D”.

Postuler