Au sein de la BU AIM vous participez aux développements FPGA de nos solutions de télémesure, d'acquisition et de traitement de données pour nos produits destinés à être embarqués en environnement aéronautique.

Tu seras intégré.e à notre équipe "FPGA" en mesure de t'encadrer et de te faire découvrir les compétences requises pour devenir un ingénieur en FPGA.

Dans le cadre du développement de nos futurs développements de transfert et de compression vidéo, l'objectif de ce stage est de documenter, développer, simuler et intégrer une IP de transfert Direct Memory Access entre la partie PL et la partie PS du FPGA SoC en gérant ou non la Cohérence de Cache mémoire. Cette IP propriétaire Safran SDS sera développé en VHDL à l'image de l'IP Xilinx de transfert de donnée DMA.

Dans le cadre de tes missions, tu seras en charge de :

• Comprendre la solution existante à partir de l'IP AXI Data Mover de Xilinx :
o Lire les documentations existantes.
o Maitriser l'IP XIlinx de transfert de donnée par DMA
o Maitriser les codes VHDL.
o Maitriser l'environnement de simulation Modelsim.
o Maitriser l'environnement de test sur carte.

• Modifier la solution existante par l'IP propriétaire AXI Data Mover de SDS :
o Rédiger la spécification de l'IP propriétaire.
o Rédiger le plan de test hardware préliminaire.
o Rédiger le document de conception préliminaire.
o Rédiger le plan de test en simulation préliminaire.
o Coder et simuler en langage VHDL
o Tester sur carte - Caractériser les performances de l'IP.
o Rédiger le plan de test hardware finale.
o Rédiger le document de conception détaillée.
o Rédiger le plan de test en simulation finale.

Tu prépares ta dernière année en école d'ingénieur et tu es spécialisé.e en FPGA, logique programmable.
Tu as des compétences techniques en FPGA, VHDL, Xilinx/Vivado, Interface AXI, Direct Mmeory Access.