Le département ASIC d’EVIDEN-BULL œuvre à la réalisation de circuits destinés aux serveurs et aux supercalculateurs conçus et vendus par EVIDEN. Ce marché est en pleine expansion et en tant que leader européen dans ce domaine, nous nous devons d’être irréprochable dans la qualité de nos produits. Ainsi, les équipes Vérification veillent à la validation et au respect des spécifications en utilisant les outils et les méthodologies les plus avancés.
Cela entraîne par conséquent une perpétuelle amélioration et adaptation de nos modèles de simulation, qui nous amène aujourd’hui à proposer un stage sur la réalisation d’un module de contournement PCIe, adapte au formalisme/API d’une VIP PCIe commerciale.
Ainsi, au sein de notre équipe Vérification des Clayes-sous-bois, vous utiliserez le langage System Verilog et la méthodologie UVM afin de mettre en place un system de contournement PCIe complexes dont nos futurs environnements bénéficieront. Vous travaillerez en étroite collaboration avec les équipes de conception qui vous permettront d’acquérir d’une part, une bonne maîtrise de la programmation objet basé sur la bibliothèque UVM et d’autres part, d’obtenir une vision globale d'un système hardware et en particulier une bonne connaissance des erreurs classiques en design logique.
Vos missions :
Description du profil :
Votre profil
Durée du stage de fin d’étude : 6 mois à compter de Mars 2026
Pourquoi nous rejoindre :
Sous réserve d’une motivation certaine par le candidat.e, une possibilité d’embauche en CDI pourra être proposée.
Rejoignez-nous ! Stage basé aux Clayes-sous-bois.
Rencontrez Yalin, Ingénieure d’Intégration
Rencontrez Jacky, Consultante ServiceNow