Rattaché(e) au responsable R&D, vous interviendrez en priorité sur la conception, le développement et l’optimisation des blocs FPGA embarqués dans nos systèmes, en lien étroit avec les équipes hardware, firmware et signal processing.

Vos missions principales :

• Conception et développement de blocs logiques sur FPGA en Verilog ou VHDL

• Implémentation d’une fonctionnalité de datation et génération de signal PPS synchronisé, avec des contraintes de précision élevées (horloge, timers, oscillateurs…)

• Interfaçage JESD avec des convertisseurs ADC/DAC haute vitesse de l’ordre de 1 GSPS

• Utilisation de mémoire DDR externe

• Définition de l’architecture numérique nécessaire (chemin de données, traitement du signal temps réel)

• Mise en oeuvre des interfaces numériques SPI, I2C, UART

• Collaboration avec les équipes firmware (STM32) pour l’intégration système et la gestion conjointe microcontrôleur / FPGA

• Tests fonctionnels et mesure des performances : jitter, stabilité, précision temporelle, etc.

• Participation à l’intégration sur carte et validation des prototypes

• Documentation technique et gestion des versions (Git)

• Diplôme d’ingénieur ou doctorat en électronique, systèmes embarqués ou traitement du signal 

• Expérience de 2 ans minimum en développement FPGA, avec une ou plusieurs réalisations concrètes 

• Excellente maîtrise de la programmation Verilog ou VHDL 

• Bonne culture du traitement du signal numérique : FFT, filtres, stabilité, boucle de rétroaction 

• Maîtrise des protocoles numériques standards (I2C, SPI, UART) 

• Bonnes compétences en temps réel et synchronisation (gigue, bruit de phase, variance d’Allan…) 

• Une expérience en co-design FPGA / microcontrôleur est un plus 

• Méthodique, autonome, curieux(se) et attiré(e) par les environnements techniques exigeants

• Entretien 1 : Gaëtan, Talent Recruiter 

• Entretien 2 : Antoine, CTO 

• Entretien 3 (en présentiel) : Rencontre avec Antoine (CTO) 

• Rencontre avec Camille (Chief of Staff) 

• Test technique FPGA 

• Culture fit avec un membre de l’équipe 

• Rencontre finale avec Pierre-Arnaud Coquelin (CEO)