Stage - FPGA Automation & Flow Optimization f/m - Strategic Student Program SIEMENS FRANCE

Continuité numérique, simulation multiphysique, jumeaux numériques, exploitation de la donnée, métaverse industriel …  

Le portfolio de Siemens Digital Industries Software accompagne tous les secteurs industriels (Automobile, Aéronautique, Electronique, Energie, Pharma, Cosmétique, Agroalimentaire, ...) dans leur transformation numérique.   

Venez faire preuve d’ingéniosité à nos côtés et donner un nouveau sens à votre carrière dans un environnement dynamique commercialement et humainement !  

Commencez votre carrière avec le programme Strategic Student Program (SSP) 

Le Strategic Student Program (SSP) est le programme de stage officiel de Siemens Digital Industries Software à l’échelle mondiale. En rejoignant ce programme, vous serez accompagné(e) par des experts du secteur et développerez une expérience professionnelle concrète et valorisante. Les stagiaires du SSP bénéficient de nombreux avantages, notamment : un réseau international d’étudiants et une communauté dynamique, des opportunités de développement de carrière, une formation continue tout au long du programme, avec un accès au Siemens Learning Hub et à de nombreuses ressources pédagogiques et enfin la chance de contribuer à des projets innovants au sein d’un environnement de travail international et diversifié. 

Sujet : Automatisation et optimisation de Flow de conception FPGA. 

Votre terrain de jeu : 

Nous recherchons un(e) étudiant(e) en stage motivé(e) pour contribuer à un projet d'ingénierie avancé visant à accélérer les délais d'implémentation sur FPGA. Au cours de ce stage, vous explorerez les capacités de mise à l'échelle des outils EDA modernes et l'optimisation des flows de conception en s’appuyant sur les fonctions DFX (Dynamic Function eXchange) de l’outil Vivado d’AMD. 

Votre mission principale consistera à étudier les fonctionnalités natives avancées de Vivado, à analyser les méthodologies académiques de réduction des temps de compilation, et à concevoir un script d'automatisation robuste qui optimise les flux d'implémentation pour compiler des modules logiques indépendants en parallèle. 

Ce projet fait le pont entre la conception numérique et l'automatisation logicielle, vous permettant de bâtir un cas d'usage performant et stimulant qui repousse les limites des flows de compilation parallèle modernes. 

Pour atteindre ces objectifs, vous allez : 

• Etat de l’art : Examiner la littérature académique et industrielle relative aux méthodologies avancées de réduction des temps de compilation et aux flux de compilation modulaires dans les outils FPGA modernes. 
• Automatisation du Flow de Conception : Développer un pipeline de scripts automatisés en mode Non-Project (Tcl et Python) pour gérer le flow de conception, résoudre les contraintes aux frontières des modules, créer les checkpoints indépendants (DCP) de chaque module et créer le checkpoint assemblant ceux des modules. 
• Benchmarks et évaluation : Collecter et analyser les métriques de performance en comparant les flows de compilation non-parallèles standard à votre flow de conception DFX parallèle, en mettant l'accent sur les temps de compilation, l'utilisation de la mémoire vive (RAM) et les résultats finaux de timing (timing closure). 
• Documentation et livraison : Empaqueter le framework de script dans un dépôt interne (git), accompagné d'un rapport technique final détaillant vos conclusions et votre méthodologie. 

Ce stage de 6 mois est basé à Meudon (92) et est à pourvoir dès février 2027. 

Les atouts pour réussir : 

En cours de formation supérieure en ingénierie (BAC+5) en France, avec une spécialisation en micro-électronique, informatique ou dans un domaine connexe :  

• Vous avez une bonne compréhension des flows de conception FPGA et une expérience pratique de l’outil Vivado d’AMD pour la synthèse et l'implémentation. 
• Vous possédez de solides compétences en écriture de scripts Tcl et/ou Python, avec une bonne familiarité dans l'exécution d'outils EDA via des interfaces en ligne de commande (batch).  
• Vous maîtrisez les langages HDL (Verilog/SystemVerilog ou VHDL) ainsi qu'une compréhension de base des contraintes temporelles (XDC) et de l'analyse statique de timing (STA).  
• Vos compétences en communication en anglais vous permettent de collaborer efficacement dans un environnement international. 
• Vous appréciez le travail en équipe tout en étant capable d'avancer de manière autonome. 

Si vous lisez cette annonce et que vous vous demandez si vous devez postuler, alors postulez ! Il n’y a pas de candidat(e) parfait(e) et nous ne nous attendons pas à ce que vous maitrisiez tous les domaines mentionnés. Nous recherchons avant tout un savoir-être et une personne qui saura s’intégrer dans nos équipes, avec motivation, engouement et envie d'apprendre. 

Pourquoi nous rejoindre ? 

Intégrer Siemens Digital Industries Software vous permet d'évoluer dans un contexte international et dans un environnement de haute technologie. Vous bénéficiez d’un cadre favorable à votre développement et à votre succès. 

Chez Siemens, nous nous dépassons constamment pour construire un avenir meilleur. Pour cela, nous avons besoin des esprits les plus innovants et diversifiés en matière de digital pour concevoir la réalité de demain. Nous valorisons la diversité en tant qu’inclusion et collaboration de différentes pensées, origines, expériences et expertises, à tous les niveaux et dimensions de l’organisation. C’est pour cela que Siemens Digital Industries Software recrute et reconnait tous les talents. 

Gratification de stage : 1200 euros bruts mensuels + Tickets Restaurant. 

Siemens Software. Transform the Everyday